

Soluzione del compito di Fondamenti di Elettronica

10 luglio 2012

parte digitale

- essendoci l'invertitore, $F=PD$. La rete di *pull-down* é quindi composta da un nMOS comandato da C in serie col parallelo di due nMOS comandati da A e B. La rete di *pull-up* é il duale ed é composta da un pMOS comandato dal segnale C in parallelo alla serie di due pMOS comandati da A e B.

- Nel caso peggiore il transitorio da salita avviene tramite la serie dei transistori pMOS pilotati da A e B, quindi con un $S_{eq} = S_p/2$. Il transitorio di discesa di caso peggiore avviene attraverso la serie del nMOS pilotato da C ed uno dei due nMOS pilotati da A e B, quindi $S_{eq} = S_n/2$. Ne consegue che

$$\beta'_n S_n/2 = \beta'_p S_p/2 \rightarrow S_p = S_n \frac{\beta'_n}{\beta'_p} = \alpha S_n \quad (1)$$

Ogni ingresso va sul gate di un nMOS e di un pMOS, quindi

$$C_{in} = (S_n + S_p)(L_{MIN}^2 C_{ox} + 2C_{GSO} L_{MIN}) = S_n(1 + \alpha)C_m \quad (2)$$

Sostituendo i valori numerici si ottiene $C_m = 0.355\text{fF}$. Ne consegue che $S_n=1.06$ ed $S_p=1.76$. Potremmo anche approssimarli agli interi piú vicini, ma per semplicitá teniamo i valori di cui sopra.

- La capacitá di ingresso dell'invertitore é data da

$$C_{inv} = S_{n,inv}(1 + \alpha)C_m \quad (3)$$

Se consideriamo il transitorio di discesa del nodo intermedio e quello di salita dell'uscita dell'invertitore:

$$\tau_r = \frac{2C_{inv}}{\beta'_n (S_n/2)V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_p S_{p,inv}V_{DD}} F(V_T/V_{DD}) \quad (4)$$

dove, sostituendo i valori numerici, si trova che $F=1.92$. Essendo $\beta'_p S_{p,inv} = \beta'_n S_{n,inv}$ e scrivendo la C_{inv} in funzione di $S_{n,inv}$, troviamo:

$$\tau_r = \frac{2C_m(1 + \alpha)S_{n,inv}}{\beta'_n (S_n/2)V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{n,inv}V_{DD}} F(V_T/V_{DD}) = \frac{2F}{\beta'_n V_{DD}} \left[\frac{C_m(1 + \alpha)}{S_n/2} S_{n,inv} + \frac{C_L}{S_{n,inv}} \right] \quad (5)$$

che viene minimizzato se $d\tau_r/dS_{n,inv}=0$. Si ottiene

$$S_{n,inv} = \sqrt{\frac{C_L S_n/2}{C_m(1 + \alpha)}} = 4.1 \quad (6)$$

che fornisce $\tau_r=112\text{ps}$ e $C_{inv}=3.9\text{fF}$.

- Nel caso peggiore abbiamo $\tau_r=\tau_f=112\text{ps}$. Se inseriamo il valore di $S_{n,inv}$ nella formula del ritardo vediamo che metà é il transitorio di C_{inv} e metà il transitorio di C_L . Questo secondo contributo non cambia se gli ingressi cambiano, dato che dipende dall'invertitore.

La discesa di C_L (che é l'uscita della porta complessiva) di caso migliore la si ha quando il *pull-up* é piú conduttivo, ovvero tutti i pMOS sono accesi. In tal caso $S_{eq}=1.5S_p$ (S_p in parallelo con $S_p/2$) che é 3 volte il caso peggiore. Quindi il ritardo sará $\tau_f=56/3+56=75\text{ps}$.

La salita di caso migliore la si ha con tutti gli nMOS del *pull-down* accesi, con $S_{eq}=(2/3)S_n$ (serie tra S_n e $2S_n$) che é $4/3$ quella del caso peggiore, quindi $\tau_r=56 \cdot 3/4 + 56=98\text{ps}$.

- La potenza dinamica é pari a:

$$P = (C_L + C_{inv})V_{DD}^2 f_c P_{0 \rightarrow 1} \quad (7)$$

dove abbiamo sommato C_L e C_{inv} dato che essendoci l'invertitore, quando commuta un nodo commuta anche l'altro. Nella tabella della veritá abbiamo 3 '1' e 5 '0', quindi $P_{0 \rightarrow 1} = (3/8)(5/8) = 15/64$. Sostituendo i valori numerici, si trova $P=15.9\mu\text{W}$.